显微镜相机(CCD)的像素合并

2021-11-19 14:55:44 admin 5

像素合并是一种时钟方案,用于合并几个相邻 CCD 像素收集的电荷,旨在降低噪声并提高数码相机的信噪比和帧速率。分级过程由片上 CCD 时钟定时电路执行,该电路在放大 CCD 模拟信号之前控制串行和并行移位寄存器。

为了帮助说明像素合并过程,请参阅图 1,其中回顾了 2 × 2 合并的示例。图 1(a) 显示了 4 × 4 并行移位寄存器像素阵列的示意图,以及一个四门串行移位寄存器和求和像素或阱(也称为输出节点)。照明光子撞击 CCD 光电二极管,在每个像素中形成一个电子池,如图 1(b) 所示,作为并行移位寄存器右上角的四个蓝色阴影方块的簇。每个像素可以容纳的电子数称为阱深范围从大约 30,000 到 350,000,具体取决于 CCD 规格。CCD 的动态范围与井深成正比。入射光水平和曝光时间决定了在每个光电门或像素位置收集的电子数量。在 CCD 完成一个照明周期的曝光后,电子通过并行和串行移位寄存器传输到输出放大器,然后通过模数 ( A/D ) 转换器电路进行数字化分档可用于通过减少图像采集所需的时间来提高聚焦精度,同时对较低的离焦光级提供更高的灵敏度。

为了说明这一过程,图 1(b) 显示了并行寄存器中的每个集成像素以一个门为增量步进以产生图 1(c) 中所示的排列。在这里,来自两个像素的电子保留在并行移位寄存器中,而来自其他两个像素的电子已转移到串行移位寄存器中。另一个步骤(图 1(c)),将并行移位寄存器中的剩余电子移位以填充串行寄存器中的相邻门元件(图 1(d))。最后的步骤涉及将电荷从串行寄存器(一次两个像素)转移到求和像素(图 1(d)和(e))。图 1(f) 说明了等待转移到输出放大器的求和井中四个像素的组合电荷,在这里,信号将被转换为电压,然后传输到其他集成电路进行进一步放大和数字化。该过程一直持续到整个阵列已被读出。在此示例中,四个相邻像素的区域已合并为一个较大的像素,有时称为超级像素信噪比提高了四倍,但图像分辨率降低了 50%。

CCD 像素合并

了解如何修改 CCD 时钟周期以在读出期间合并来自相邻像素的电荷,从而以牺牲空间分辨率为代价提高信噪比。

入门教程

Binning 阵列大小由 CCD 时钟、偏置电压和视频处理信号时序控制,通常可从 2 × 2 像素调节到可以包括几乎整个 CCD 阵列的最大值。然而,在分级模式下,串行移位寄存器和输出节点都将积累比正常操作大得多的电荷,并且必须包含足够的电子电荷容量以防止饱和。典型的 CCD 串行寄存器的电荷容量是并行寄存器的两倍,输出节点的电荷容量通常比移位寄存器多 50% 到 100%。例如,柯达 KAF 全画幅 CCD 图像传感器具有 9 微米像素的平行阵列,每个像素的容量为 120,000 个电子。

像素合并的主要好处是以牺牲空间分辨率为代价来提高弱光条件下的信噪比。许多电荷包的总和降低了读取噪声水平,并产生了等于分箱因子的信号改善(上例中的 4 倍)。暗电流噪声不能通过分档减少,只能通过将 CCD 冷却到低温来克服。Binning 在各种应用中都很有用,特别是在需要以牺牲分辨率为代价的快速吞吐量时间(帧速率)的情况下。